Organizacja i architektura systemu komputerowego to nowe, jedenaste wydanie znakomitego podr

Osoby które kupowały "Organizacja i architektura systemu komputerowego Tom 2", wybierały także:

• Windows Media Center. Domowe centrum rozrywki 66,67 zł, (8,00 zł -88%)
• 66,67 zł, (14,00 zł -79%)
• Superinteligencja. Scenariusze, strategie, zagro 66,67 zł, (14,00 zł -79%)
• Przywództwo w świecie VUCA. Jak być skutecznym liderem w niepewnym środowisku 58,64 zł, (12,90 zł -78%)
• Twoja firma w social mediach. Podr 58,33 zł, (14,00 zł -76%)

Spis treści

Organizacja i architektura systemu komputerowego Tom 2 eBook -- spis treści

• Okładka
• Strona tytułowa
• Strona redakcyjna
• Spis treści
• CZĘŚĆ CZWARTA    LISTY ROZKAZÓW I JĘZYK ASEMBLERA
  • Rozdział 13. Listy rozkazów: własności i funkcje
    • 13.1. Własności rozkazów maszynowych
    • 13.2. Rodzaje argumentów
    • 13.3. Typy danych w architekturach intel X86 I ARM
    • 13.4. Rodzaje operacji
    • 13.5. Rodzaje operacji Intel x86 i ARM
    • 13.6. Podstawowe pojęcia, pytania sprawdzające i zadania
    • Dodatek 13A. Struktury cienko-, grubo- i dwukońcowe
  • Rozdział 14. Listy rozkazów: tryby i formaty adresowania
    • 14.1. Tryby adresowania
    • 14.2. Tryby adresowania w architekturze x86 i ARM
    • 14.3. Formaty rozkazu
    • 14.4. Formaty rozkazu w architekturze x86 i ARM
    • 14.5. Podstawowe pojęcia, pytania sprawdzające i zadania
  • Rozdział 15. Język asemblera i tematy pokrewne
    • 15.1. Koncepcje języka asemblera
    • 15.2. Przesłanki do stosowania programowania w języku asemblera
    • 15.3. Elementy języka asemblera
    • 15.4. Przykłady
    • 15.5. Rodzaje asemblerów
    • 15.6. Asemblery
    • 15.7. Ładowanie i łączenie
    • 15.8. Podstawowe pojęcia, pytania sprawdzające i zadania
• CZĘŚĆ PIĄTA    JEDNOSTKA CENTRALNA
  • Rozdział 16. Struktura i działanie procesora
    • 16.1. Organizacja procesora
    • 16.2. Organizacja rejestru
    • 16.3. Cykl rozkazu
    • 16.4. Potokowe przetwarzanie rozkazów
    • 16.5. Organizacja procesorów w przetwarzaniu potokowym
    • 16.6. Rodzina procesorów x86
    • 16.7. Procesor ARM
    • 16.8. Podstawowe pojęcia, pytania kontrolne i zadania
  • Rozdział 17. Komputery ze zredukowaną listą rozkazów
    • 17.1. Własności wykonywania rozkazów
    • 17.2. Użycie dużej tablicy rejestrów
    • 17.3. Optymalizacja rejestru za pomocą kompilatora
    • 17.4. Architektura o zredukowanej liście rozkazów
    • 17.5. Przetwarzanie potokowe w architekturze RISC
    • 17.6. MIPS R4000
    • 17.7. SPARC
    • 17.8. Organizacja procesora w przetwarzaniu potokowym
    • 17.9. Architektura CISC, RISC i współczesne systemy
    • 17.10. Podstawowe pojęcia, pytania sprawdzające i zadania
  • Rozdział 18. Równoległość na poziomie rozkazu i procesory superskalarne
    • 18.1. Przegląd
    • 18.2. Zagadnienia projektowe
    • 18.3. Mikroarchitektura Intel Core
    • 18.4. ARM Cortex-A8
    • 18.5. ARM Cortex-M3
    • 18.6. Podstawowe pojęcia, pytania sprawdzające i zadania
  • Rozdział 19. Działanie jednostki sterującej i sterowanie za pomocą mikroprogramu
    • 19.1. Mikrooperacje
    • 19.2. Sterowanie procesorem
    • 19.3. Rozwiązania układowe
    • 19.4. Sterowanie mikroprogramowane
    • 19.5. Podstawowe pojęcia, pytania sprawdzające i zadania
• CZĘŚĆ SZÓSTA    ORGANIZACJA RÓWNOLEGŁA
  • Rozdział 20. Przetwarzanie równoległe
    • 20.1. Przetwarzanie wieloprocesorowe
    • 20.2. Wieloprocesory symetryczne
    • 20.3. Spójność pamięci podręcznej i protokół MESI
    • 20.4. Wielowątkowość i układy wieloprocesorowe
    • 20.5. Klastry
    • 20.6. Niejednolity dostęp do pamięci
    • 20.7. Podstawowe pojęcia, Pytania sprawdzające i zadania
  • Rozdział 21. Komputery wielordzeniowe
    • 21.1. Problemy z wydajnością sprzętu
    • 21.2. Problemy z wydajnością oprogramowania
    • 21.3. Organizacja wielordzeniowa
    • 21.4. Organizacja heterogeniczna wielordzeniowa
    • 21.5. InteL CORE i7-5960X
    • 21.6. ARM Cortex-A15 MPCore
    • 21.7. IBM z13 mainframe
    • 21.8. Podstawowe pojęcia, pytania sprawdzające i zadania
  • Dodatek A. Magistrale systemowe
    • A.1. Struktura magistrali
    • A.2. Hierarchie wielomagistralowe
    • A.3. Elementy projektu magistrali
  • Dodatek B. Koncepcje pamięci podręcznej ofiar
    • B.1. Pamięć podręczna ofiar
    • B.2. Selektywna pamięć podręczna ofiar
  • Dodatek C. Pamięć z przeplotem
  • Dodatek D. Międzynarodowy alfabet referencyjny
  • Dodatek E. Stosy
    • E.1. Stosy
    • E.2. Implementacja stosu
    • E.3. Sposoby zapisywania wyrażeń
  • Dodatek F. Procedury rekurencyjne
    • F.1. Rekurencja
    • F.2. Reprezentacja drzewa aktywacji
    • F.3. Implementacja stosu
    • F.4. Rekurencja i iteracja
  • Dodatek G. Zagadnienia dodatkowe dotyczące przetwarzania potokowego rozkazów
    • G.1. Tablice rezerwacji przetwarzania potokowego
    • G.2. Bufory zmiany kolejności
    • G.3. Algorytm tomasula
    • G.4. Tablica wyników
• Słownik
• Odwołania literaturowe
• Przypisy